DIALOG(R) File 347: JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

05585829 \*\*Image available\*\*

PHOTOELECTRIC TRANSDUCER AND SEMICONDUCTOR INTEGRATED CIRCUIT

PUB. NO.: 09-200629 [J P 9200629 A] PUBLISHED: July 31, 1997 (19970731)

INVENTOR(s): TAKAHASHI HIDEKAZU

SHINOHARA MASATO

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 08-007329 [JP 967329]

FILED: January 19, 1996 (19960119)

INTL CLASS: [6] H04N-005/335; H01L-027/146; H01L-031/10

JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 42.2 (ELECTRONICS --

Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements,

CCD & BBD)

#### ABSTRACT

PROBLEM TO BE SOLVED: To read out an image signal just at one section inside an area in terms of a block with a CMOS area sensor.

SOLUTION: Concerning an amplifier type photoelectric transducer provided with two-dimensional sensor picture elements 21, transfer circuit 17 for transferring the pixel signals of sensor picture elements 21 and two-dimensional memory picture elements 20 for recording the transferred pixel signals, either the sensor picture element 21 or the memory picture element 20 is provided with two switches 3 and 4 or 9 and 10 for write or reset at least, one is controlled by vertical selection circuits 15 and 16 and the other is controlled by horizontal selection circuits 18 and 19. Besides, concerning the photoelectric transducer provided with line sensor picture elements 21, transfer circuit 17 for transferring the line sensor picture elements 21 and memory picture elements 20 for recording the output of the transfer circuit 17 as many as the line sensor picture elements 21 at least, either the line sensor picture element 21 or the memory picture element 20 is provided with switches 3 and 4 or 9 and 10 for write or reset at least and controlled by a selection circuit having the prescribed number of picture elements.

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-200629

(43)公開日 平成9年(1997)7月31日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ			技術表示箇所
H04N	5/335			H04N	5/335	U	
H01L	27/146			H01L	27/14	A	
	31/10				31/10	G	

#### 審査請求 未請求 請求項の数5 OL (全 8 頁)


		<b>潜位前</b> 水	木間水 間水坝の数5 UL (全 8 貝)
(21)出願番号	<b>特顯平8−7329</b>	(71) 出顧人	000001007 キヤノン株式会社
(22)出顧日	平成8年(1996)1月19日		東京都大田区下丸子3丁目30番2号
		(72)発明者	高橋 秀和
			東京都大田区下丸子3丁目30番2号 キヤ
•			ノン株式会社内
		(72)発明者	篠原 真人
			東京都大田区下丸子3丁目30番2号 キヤ
			ノン株式会社内
		(74)代理人	弁理士 山下 模平

# (54) 【発明の名称】 光電変換装置と半導体集積回路

## (57)【要約】

【課題】 CMOSエリアセンサーにおいて、そのエリア内の1部分だけの画像信号をブロック的に読み出せることを課題とする。

【解決手段】 2次元のセンサー画素と、当該センサー画素の画素信号を転送する転送回路と、当該転送された 西菜信号を記録する2次元のメモリ画素とを備えた増属 他の光星に当場置において、前記センサー画書区は前記 おモリゴ派の少小くとも一方に、言き込み間スはりセット用のスイッチを1個設け、片方を垂直選択回路、また、ラインセンサー画素と当該ラインセンサーの画素を 転送する転送回路と、当該転送回路の出力を記録する少なくとも前記ラインセンサー画素と同数の画素数のメモリ画素とを備えた光電変換装置において、前記ラインセンサー画素とを備えた光電変換装置において、前記ラインセンサー画素とを備えた光電変換装置において、前記ラインセンサー画素とを備えた光電変換装置において、前記ラインセンサー画素とは前記メモリ画素の少なくとも一方に、書き込み用又はリセット用のスイッチを設け所定数の画素の選択回路で制御することを特徴とする。



## 【特許請求の範囲】

とする光電変換装置。

【請求項1】 2次元のセンサー画素と、当該センサー 画素の画素信号を転送する転送回路と、当該転送された 画素信号を記録する2次元のメモリ画素とを備えた増幅 型の光電変換装置において、

前記センサー画素又は前記メモリ画素の少なくとも一方に、リセット用又は書き込み用のスイッチを2個設け、 片方を垂直選択回路、もう一方を水平選択回路で制御することを特徴とする光電変換装置。

【請求項2】 ラインセンサー画素と当該ラインセンサ 10 ーの画素を転送する転送回路と、当該転送回路の出力を記録する少なくとも前記ラインセンサー画素と同数の画素数のメモリ画素とを備えた光電変換装置において、前記ラインセンサー画素又は前記メモリ画素の少なくとも一方に、リセット用又は書き込み用のスイッチを設け所定数の画素を選択する選択回路で制御することを特徴

【請求項3】 ラインセンサー用複数の画素と当該ラインセンサー用の画素の出力をそれぞれ記録するメモリ画素とを備えた光電変換装置において、

前記ラインセンサー用画素又は前記メモリ画素の少なく とも一方に、リセット用又は書き込み用のスイッチを設 け、前記複数の画素中所定数の画素を選択する選択回路 で制御することを特徴とする光電変換装置。

【請求項4】 2次元のセンサー画素と、当該センサー 画素の画素信号を転送する転送回路と、当該転送された 画素信号を記録する2次元のメモリ画素とをMOSプロ セスにより形成した半導体集積装置において、

前記センサー画素又は前記メモリ画素の少なくとも一方に、リセット用又は書き込み用のスイッチを2個設け、 片方を垂直選択回路、もう一方を水平選択回路で制御することを特徴とする半導体集積装置。

【請求項5】 ラインセンサー用複数画素と当該ラインセンサー用複数画素の出力を記録する少なくとも前記ラインセンサー用画素と同数の画素数のメモリ画素とを備えた半導体集積装置において、

前記ラインセンサー用複数態度又は前記メモリ両素の少 なべとも一方に、リセット用又は書き込み用のスイッチ を記け、お記憶数正常中所定数の囲場を担似する証据画 路によって制御することを行儀とする半導体集積装置。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、光電変換装置及び 半導体集積装置に関し、特にCMOS型ラインセンサー 及びエリアセンサーと同数画素のメモリ画素を備え、少 なくともブロック毎に取り扱える光電変換装置及び半導 体集積装置に関する。

## [0002]

【従来の技術】光電変換素子としては一般にCCD型と MOS型があり、CCD型では読み取った光電変換の電 50 2

荷を順次転送して画像信号とする一方、MOS型はMOSトランジスタのゲートに光電変換の電荷を蓄積し、その電位変化を外部へ電荷増幅して走査タイミングに従って出力する。この後者のMOS型光電変換装置には光電変換素子を縦横に複数個並置したエリアセンサーがよく用いられる。このエリアセンサーには、光電変換素を蓄積キャパシタに転送し、この蓄積キャパシタに転送し、この蓄積キャパシタに転送し、この蓄積キャパシタに蓄積まなが高が高いに読み出し、1ラインの読み出しを終了する。そして前記蓄積キャパシタの残留電荷をリセットして、次の1ライン分の読み出しを開始する。【0003】一方、このエリアセンサーに対して、エリ

でもいまり、このエリアセンサーに対して、エリアセンサー相当のメモリ画素を設ける例がある。例えば、この光電変換素子及びこの光電変換素子と同数のメモリ画素とを備え、体的にCMOSプロセスコンパチで形成したものであり、以下CMOS型エリアセンサーと称する。このCMOS型エリアセンサーにおける画像信号読み出しは、まず2次元構成の光電変換素子から1ライン分画素信号を読み出し、転送回路を介して画像信号を読当する1ラインのメモリ画素に蓄積し、順次ライン毎に読み出し→転送→メモリ蓄積を繰り返し、1フレーム分読み出しを終えれば、メモリ画素を1ライン分毎に時系列的に読み出して、一連の画像信号を得ることができる。そうして再度同じ画像信号を得るために、メモリ画素を読み出すことが可能であり、非破壊メモリとして何度も同じ画像信号を得ることができる。

## [0004]

【発明が解決しようとする課題】しかしながら、上記C MOSエリアセンサーは、1ライン毎に画像信号を検出し、1ライン毎に画像信号を出力するものなので、エリアセンサーの1部分だけの画像信号を得ることはできない。この1部分の画像が必要な場合、例えば、カメラの焦点制御の際に視線検出を行ない、視線の向く所に焦点を合わせる必要がある場合がある。この場合、エリアセンサーの視線の向く1部分の画像信号を得る必要がある。この場合、上記構成のCMOSエリアセンサーでは対応できない。

(000円) また、1 恒線上に記還された光電密模共還 においても、該1直線上の一部だけの画像検出ができま いので、例えば1部のみの複写を要求された複写機の場 合に、1直線全体の読み出しが必要になり、無駄な動作 を行っていた。

【0006】従って、本発明の課題は、かかるCMOS ラインセンサーやCMOSエリアセンサーにおいて、そ のライン又はエリア内の1部分だけの画像信号を読み出 せることを課題とする。

## [0007]

【課題を解決する手段】本発明は、上記課題を解決する

10

3

ために成されたもので、2次元のセンサー画素と、当該 センサー画素の画素信号を転送する転送回路と、当該転 送された画素信号を記録する2次元のメモリ画素とを備 えた増幅型の光電変換装置において、前記センサー画素 又は前記メモリ画素の少なくとも一方に、書き込み用又 はリセット用のスイッチを2個設け、片方を垂直選択回 路、もう一方を水平選択回路で制御することを特徴とす

【0008】また、2次元のエリアセンサーに限らず1 次元のラインセンサーの場合には、ラインセンサー画素 と当該ラインセンサーの画素を転送する転送回路と、当 該転送回路の出力を記録する少なくとも前記ラインセン サー画素と同数の画素数のメモリ画素とを備えた光電変 換装置において、前記ラインセンサー画素又は前記メモ リ画素の少なくとも一方に、書き込み用又はリセット用 のスイッチを設け所定数の画素の選択回路で制御するこ とを特徴とする。

#### [0009]

# 【発明の実施の形態】

電変換装置とメモリ画素の回路図である。図において、 1は反転アンプのアンプMOSトランジスタ、2はスイ ッチパルスøS1によりオンするスイッチ用MOSトラン ジスタ、3は垂直選択回路15からの書込パルス oS2に より制御される第1の書込MOSトランジスタ、4は水 平選択回路18で制御される第2の書込MOSトランジ スタ、5は電荷蓄積用キャパシタであり、以上は1つの メモリ画素20を構成する。また6は反転アンプMOS トランジスタ1の負荷MOSトランジスタで、反転アン プMOSトランジスタ1との組合せによって反転アンプ 30 を構成する。

【0010】また、7は反転アンプのアンプMOSトラ ンジスタ、8はスイッチパルスøS3によりオンするスイ ッチ用MOSトランジスタ、9は垂直選択回路16から の書込パルスはS3により制御される第1のリセットMO Sトランジスタ、10は水平選択回路19で制御される **第2のリセットMOSトランジスク、11はフォトダイ** オードであり、以上は1つのセンサー画第21を構成す ら、また!2日辰朝アンプMOSトランジスタ7の高岸 MOSトランジスクで、反転アンフMOSトランジスター 7との組合せによって反転アンプを構成する。13は水 平走査回路22の水平走査タイミング信号に基づいてメ モリ画素20の電荷蓄積用キャパシタ5の画素信号を出 カアンプ14に出力する水平スイッチMOSトランジス タ、30~37はインバータである。なお、各MOSト ランジスタの極性はこれらに限定されなくてもよく、好 適に選択すればよいものである。

【0011】本実施形態では、水平選択回路18.19 で制御される書込MOSトランジスタとリセットMOS トランジスタを設けたことを特徴とする。

4

【0012】図1において、本CMOSエリアセンサー ではセンサー画素21のフォトダイオード11にて対象 物を読取り、転送回路17でセンサー画素21の画像信 号を1ライン又は水平選択回路19の制御に従ったブロ ックの水平ライン毎に転送し、当該画像信号をセンサー 画素20の電荷蓄積用キャパシタ5に水平ライン毎に又 は水平選択回路18の制御に従ったブロックの水平ライ ン毎に蓄積する。その後、水平走査回路22からのタイ ミングに従い、且つ水平選択回路18の制御に従ったブ ロック毎に水平スイッチMOSトランジスタ13を導通 し、出力アンプ14から、画像信号又は所定のブロック の画像信号として画像信号を出力する。

【0013】各センサー画素21では、まず垂直選択回 路16からリセットパルス

のR3をハイレベルとし、水平 選択回路19から所定の指示による選択ブロックに従っ て水平選択パルスをハイレベルとして、フォトダイオー ド11の残留電荷を第1、第2のリセットMOSトラン ジスタ9、10をオンして、負荷パルスøL1をハイレベ ルとして負荷MOSトランジスタ12を導通してアース (第1の実施形態)図1は本発明による2×2画素の光 20 レベルにリセットする。次に、フォトダイオード11を 所定時間対象物によって露光する。そうして所定時間経 過後、負荷パルス øL1をハイレベルとして負荷MOSト ランジスタ6を導通して、スイッチパルスøS3をハイレ ベルにしてアンプMOSトランジスタ7でフォトダイオ ード11の画像電荷を増幅してスイッチ用MOSトラン ジスタ8を導通し、転送回路17のスイッチングMOS トランジスタでメモリ画素部に転送する。

> 【0014】次に、転送回路17の具体例を図2に示し て説明する。図2において、41はCMOSセンサ画素 21からの信号を転送する転送MOSトランジスタ、4 2はセンサ画素21へ信号をフィードバックするMOS トランジスタ、43はメモリ画素20からの信号を転送 するMOSトランジスタ、44はメモリ画素20へ信号 をフィードバックするMOSトランジスタ、45はクラ ンプ容量48をリセットするMOSトランジスタ、46 はソースホロワ回路のアンプMOSトランジスタ、47 代と電流源である。

【0015】各メモリ画素20では、まず垂直選択回路 しろから雲込パルスが紅をハイレベルとし、水平墨淵原 - 詩18から所定の指示による選択プロックに従って水平 選択パルスをハイレベルとして、蓄積用キャパシクラー 残留電荷を第1、第2の書込MOSトランジスタ9、。 Oをオンして、負荷パルスøL2をハイレベルとして負荷 MOSトランジスタ6を導通してアースレベルにリセッ トする。次に、上記転送回路17からのセンサー画素の 画像信号を、垂直選択回路15から書込パルスφR1をハ イレベルとし、水平選択回路18から所定の指示による 選択ブロックに従って水平選択パルス

øB1をハイレベル として、第1、第2の書込MOSトランジスタ3、4を 50 オンして、負荷パルスøL2をハイレベルとして、蓄積周

6

キャパシタ5に蓄積する。次に、水平走査回路22のタイミング信号により転送MOSトランジスタ13をオンし、負荷パルスゆL2をハイレベルとして負荷MOSトランジスタ6を導通し、スイッチパルスゆS1をハイレベルにしてアンブMOSトランジスタ1で蓄積された蓄積用キャパシタの電荷電圧を増幅してスイッチ用MOSトランジスタ2を導通し、転送MOSトランジスタ13を介して出力アンプ14から、画像信号又は所定のブロックの画像信号として画像信号を出力する。

【 0 0 1 6 】 図3 に、本実施形態 1 のより詳しい駆動方 10 法のタイミングチャートを示す。図 3 においては、メモ リ画素へのランダム書き込みの例を示している。

【0017】時刻T0において、制御バルスのRS、のB 1、のB2、のA1、のA2、のR1~のR4をハイとし、センサ 画素21、メモリ画素20、転送回路17のリセットを 行なう。時刻T1において、のS3をハイとし、センサ画 素21の信号を転送回路17に送る。時刻T2におい て、のR3、のA1、のA2をハイとし、転送回路17からの 信号(ここではノイズ成分である)をセンサー画素21 にフィードバックする。ここで、センサ画素21のノイ ズ成分とフィードバックしてきたノイズ成分とがキャン セルされる。

【0018】次に、時刻T3において、センサー画素21から再び信号を転送回路17に送り、クランプする。時刻T4において、メモリ画素20の $\phi$ R1,  $\phi$ B2をハイとして、センサー画素21、転送回路17からの初期信号を書き込む。

【0019】以上の動作を全ラインで行い、リセット動作を完了させる。その後、任意の蓄積時間の後、センサー画素21からの信号読み出しを行い、その値をメモリ 30 画素に書き込む。

【0020】時刻下5において、か83をハイとし、センサー画素21の信号を読み出す。時刻下6において、か81をハイとし、メモリ画素21から初期状態の信号を読み出し、センサー画素21との差信号を得る。時刻下7において、センサー画素21の信号と初期信号の差分の先信号をメモリ画素20に書き込む。この書き込みの時に、水平選択回路からバルスを発生させ、任意のメモリー、本書を込み合作から、23においては、か81をハイとし、か02をローにして、かりにつながるメモリ画業20のみ、信号を書き込むタイミングと成っている。

【0021】本例において、センサー画素21のリセットパルスのR3,のR4と、水平選択回路19ののA1.のA2とを同期させ、全ラインのリセットを行ったが、のA1、のA2を選択させて、任意の画素のみのリセットを行えるのは勿論である。また、水平選択回路の各制御線に接続されたメモリ画素がブロックとして扱われる例を示したが、この制御線を各メモリ画素毎に設けておけば、制御線への制御パルスに従って、複数の任意なブロックとして、対象画像毎に異ならせることも可能である。また、

ブロック化が固定的であれば、ハード的に制御線の接続 をそのブロックに対して共通接続することでもよい。 【0022】また、上記は水平選択回路18によってメ モリ画素20のブロック化について説明したが、上記と 同様な動作によって、水平選択回路19で指令された所 定の領域のブロックだけを選択して所定のフォトダイオ ードだけを所定時間だけ露光し、読み出して転送し、水 平選択回路18では蓄積用キャパシタ5の残留電荷をリ セットするときには全てのメモリー画素20をリセット して、転送されてきた画像信号に対する該当するブロッ クだけに蓄積用キャパシタ5の書き込む書込MOSトラ ンジスタ4をオンすることで、所定プロックの蓄積用キ ャパシタラに書き込むことができる。そうして、書き込 まれた蓄積電荷を非破壊メモリとして、何回でも水平走 査回路22の走査に従って読み出すことができる。ま た、センサー画素21については露光開始時間を自由に 設定・制御して各フォトダイオード11の電荷量を飽和 させないレベルとして、ブルーミングを防止できる。こ うして、特定のブロックだけの画像を検出して、例えば 視線センサーとして視線方向に合わせてカメラのAFを

【0023】また、本実施形態においては、水平選択回路18,19の出力の全てをオンにして通常のライン毎に読み出すことができるのは勿論である。

達成することができる。

【0024】上記実施態様では、反転アンプ型CMOSセンサーにおけるブロック制御を可能とした例を示したが、ライン又はエリアセンサーであれば、CCD型であっても、MOS型センサーであっても本発明を適用できる。

【0025】(第2の実施形態)図4は第2の実施形態によるラインセンサーのブロック制御のブロック図を示す。図4において、21は一列に配置したセンサー画素で内部回路は図1に示したフォトダイオードを含む回路と同様である。17は転送回路であり、20はセンサー画素21に対応したメモリ画素である。22はメモリ画素20の蓄積電荷を読み出す水平走査回路である。23にセンサー両素21のブロック毎に両値を読み出す論理 田路である。

(00261回またわいて、事部からの特元信号28に 40 まって、国えば金ガロックを区は一つおきに、2つおき にという具合に指示制御信号に入力され、論理回路23 はその指示制御信号に従って、出力指示制御信号24 27の全て、出力指示信号24,26だけ、出力指示信 号24,27だけ等との組合せをハイレベルとして、各 センサー画素21の所定のブロックだけをオンして画像 信号を読み出す。読み出された画像信号はスイッチMO Sトランジスタ等から構成される転送回路17にて一括 して転送し、メモリ画素20に書き込む。書込まれた画 像信号は水平走査回路22のタイミング信号によって順 次画像信号を出力する。この場合、指定されたブロック

8

の画像信号だけでなく、指定されていないブロックの暗 部信号をも出力されるので、画像信号中信号のない部分 がある。よって、水平走査回路のタイミング信号を論理 回路23から水平走査回路22への指示により、必要な 画像信号だけを出力することも可能である。こうして、 ラインセンサーのセンサー画素21におけるブロック読 み出しを可能とし、ブロックが大きいほど論理回路23 からの配線が簡単となる。なお、論理回路23と各セン サー画素21とを全て配線しておけば、ブロックの大き さを指示入力に従って任意に且つ自由に設定できる。 【0027】(第3の実施形態)図5はエリアセンサー におけるセンサー画素からメモリ画素への転送方式を説 明する概念図である。センサー画素21内の斜線を付し た部分が転送回路を介してメモリ画素20内の斜線を付 した部分に蓄積される。一度蓄積された画像信号はリセ ットされるまで、不揮発性メモリとして何回も同一信号 を読み出せる。このエリアセンサーで、例えば視線方向 に従ったカメラ用AFセンサーとして用いる場合、エリ アセンサー内を3×8の24ブロックに分け、視線の方 向に従ってどのブロックに該当するのかを特定し、その 20 特定ブロックの画像を読み出し、カメラレンズの位置毎 に、その特定ブロックの画像を読み出して、最適なフォー ーカス位置を判断してAFを取り、その状態でシャッタ ーを所定のスピードで撮影する。撮影の際は、全センサ 一画素から画像信号を読み出し、視線に合った映像信号 を出力することができる。

【0028】図においては、ブロック(a)~(c)の各ブロックを読み出す概念を示している。ブロック(a)~(c)の読み出し、転送の後、更には露光を行い、残りのブロックをメモリへ転送させていく。

【0029】本実施形態では、ライン又はエリアセンサのセンサー画素をブロック的に制御する例、及びセンサー画素に対応した非破壊メモリ画素をブロック的に制御する例及びこれらの複合型の例を示したが、これらはカメラのAF制御、視線検出等、多彩な活用が可能であり、応用例に限定されるものではない。

[0030]

【発明の効果】以上説明したように、本発明による光電変換装置及び半導体集積回路によれば、CMOSセンサーのブロック制御を可能とし、センサー画素のランダムアクセスの読み出しを可能とし、メモリ画素のランダムアクセス書込を可能とし、不揮発性のメモリ画素によって同一画像信号を複数回に亘って得ることができる。

## 【図面の簡単な説明】

【図1】本発明による光電変換装置及び半導体集積回路 の回路図である。

10 【図2】本発明による光電変換装置及び半導体集積回路 の転送回路の回路図である。

【図3】本発明による光電変換装置及び半導体集積回路 の動作を示すタイミングチャートである。


【図4】本発明による光電変換装置の他の回路ブロック図である。


【図5】本発明による他の実施態様のブロック図である。


## 【符号の説明】

- 1.7 アンプ用MOSトランジスタ
- 20 2.8 スイッチ用MOSトランジスタ
  - 3 書込MOSトランジスタ
  - 4 書込MOSトランジスタ
  - 5 蓄積用キャパシタ
  - 6,12 負荷MOSトランジスタ
  - 9 リセットMOSトランジスタ
  - 10 リセットMOSトランジスタ
  - 11 フォトダイオード
  - 13 転送MOSトランジスタ
  - 14 出力アンプ
- 30 15, 16 垂直選択回路
  - 17 転送回路
  - 18,19 水平選択回路
  - 20 メモリ画素
  - 21 センサー画素
  - 22 水平走査回路
  - 23 論理回路


【図1】







【図4】



【図5】

